簡(jiǎn)易JTAG線纜原理簡(jiǎn)易JTAG線纜一端連接到PC的并口，另一端連接到目標(biāo)板的JTAG接口，PC并口中的數(shù)據(jù)、I/O管腳通過(guò)一個(gè)74XX244單向驅(qū)動(dòng)芯片與目 標(biāo)板JTAG口的TMS、TCK、TDI、TDO、TRST信號(hào)線相連，用PC上的軟件來(lái)模擬JTAG所遵守的IEEE 1149.1標(biāo)準(zhǔn)協(xié)議，從而訪問(wèn)、控制目標(biāo)板上處理器的I/O管腳狀態(tài)，也就能訪問(wèn)、控制掛接在處理器總線上的flash芯片的I/O管腳，實(shí)現(xiàn)將數(shù)據(jù)寫(xiě) 入flash芯片中的功能。
10.2.1  PC并口定義PC并口管腳線序如圖10-1所示： 圖10-2  PC并口管腳線序PC并口管腳定義如表10-1所示：表10-1  PC并口管腳定義 續(xù)表 10.2.2  PC并口的寄存器PC上的程序通過(guò)訪問(wèn)并口的I/O端口寄存器來(lái)訪問(wèn)、控制并口的管腳信號(hào)，這些端口包括數(shù)據(jù)端口、狀態(tài)端口和控制端口，其中每個(gè)端口都有自己的端口號(hào)，相當(dāng)于它們的地址。
程序通過(guò)端口號(hào)來(lái)訪問(wèn)端口寄存器。
PC并口1的數(shù)據(jù)端口號(hào)為3BCH，狀態(tài)端口號(hào)為3BDH，控制端口號(hào)為3BEH；PC并口2的數(shù)據(jù)端口號(hào)為378H，狀態(tài)端口號(hào)為379H，控制端口號(hào)為37AH；PC并口3的數(shù)據(jù)端口號(hào)為278H，狀態(tài)端口號(hào)為279H，控制端口號(hào)為37AH；1）數(shù)據(jù)寄存器數(shù)據(jù)寄存器（D0~D7）也叫數(shù)據(jù)端口，它保存了寫(xiě)到數(shù)據(jù)端口管腳的一字節(jié)數(shù)據(jù)。
數(shù)據(jù)端口可以寫(xiě)入數(shù)據(jù)（輸出），也可以讀出數(shù)據(jù)（輸入）。
寫(xiě)入的數(shù) 據(jù)是從數(shù)據(jù)端口管腳輸出的數(shù)據(jù)，讀出來(lái)的數(shù)據(jù)是我們上次寫(xiě)入數(shù)據(jù)端口的數(shù)據(jù)或者原來(lái)保留在里面的數(shù)據(jù)，并不是從端口管腳輸入PC的數(shù)據(jù)。
數(shù)據(jù)端口對(duì)應(yīng)的管 腳是PIN2~PIN9，數(shù)據(jù)寄存器定義如表10-2所示。
表10-2  PC并口數(shù)據(jù)寄存器定義bit對(duì)應(yīng)并口管腳信 號(hào) 名信 號(hào) 源是否倒相0Pin2D0PC否1Pin3D12Pin4D23Pin5D34Pin6D45Pin7D56Pin8D67Pin9D7